EXHIBIT A

lo
AMENDMENT
(Serial No. 10/661,320)

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-150012

(43)Date of publication of application: 31.05.1994

(51)Int.CI.

606F 15/72

(21)Application number: 04-302095

(71)Applicant : NEC CORP

(22)Date of filing:

12.11.1992


(72)Inventor: KUBOTA KAZUHIRO

(54) PLOTTING PROCESSOR

(57)Abstract:

PURPOSE: To accelerate plotting speed by omitting the read cycle of data which are not related to a plotting

CONSTITUTION: This device is provided with a read cycle emission instruction part 6 for outputting read cycle omission instruction signals (DNR, SNR and PNR) of data (Da, S and P) not related to the plotting arithmetic according to a plotting operation signal DOP. A bus cycle control part 7 is defined as a circuit for starting the next cycle without executing the read cycle of data for which the read cycle omission instruction signals (DNR, SNR and PNR) are outputted.



LEGAL STATUS

[Date of request for examination]

24.12.1996

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or

application converted registration]

[Date of final disposal for application]

[Patent number]

2956390

23.07.1999

[Date of registration] [Number of appeal against examiner's decision

of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

23.07.2002

Copyright (C): 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

超(B2) 許 (12) 特

(11)特許番号

第2956390号

(45) 宛行日 平成11年(1999)10月4日

(24) 登録日 平成11年(1999) 7月23日

(51) IntCL® G08T 11/00 控制配号

I T GO 6 F 15/72

開水項の数1(全7 頁)

(21)出願番号

特別平4-302095

(22) 山崎日

平成4年(1992)11月12日

(85)公開掛号

特例平6-150012

(43)公開日 客变胎求日

平成6年(1994)5月51日 平成8年(1996)12月24日

(73) 特許指者 000004237

日本電気株式会社

東京都維区芝五丁目7番1号

空田 和弘 (72) 宛明者

水京都港区芝五丁目7番1号日本城気株

式会社内

沖団北 京本 直樹 (外2名) (74)代理人

地面 四號 審查官

物開 平4-293091 (JP. A) (56) 参ラ文献

(58) 脚査した分野(IntQ. * , DB名) G0FT 11/00

描述プロセッサ (54) (近明の名称)

(67)【物許請求の範囲】

【翻水項1】 伝達された協調用の顕1、第2、第3の データをそれぞれ対応して記憶し出力する第1、第2. 第3のレジスタと、拡画放集化分に従って前配第1、第 2、 第3のデータに対して所定の故障を行い更新された 第1のデータとして出力する協画演算部と、簡配第1、 第2、第3のデータに対する演算の内容を危機しておき この演媒の内容と対応した創記描述演算信号を出力する 描画演算内容記憶部と、前記描画演算低号による演算内 容を傾約化して、前配第1;第2、第3のデータの中に 10 **初算入力から宿略できるデータがあるときには、そのデ** 一タと対応する説出しサイクル省略指示は号を出力する 設出しサイクル省略指示師と、前配第1、第2、第3の データのうちの部配配出しサイクル省略指示信号が出力 されていないデークに対して、アドレス信号、配出し信

母をデータメモリに出力した後、このデータメモリから 伝道されたデータを取込み前記第1、第2、第3のレジ スタに伝達するサイクルを順次実行した後、前記更新さ れた第1のデータを前配データメモリに否込むアドレス 借号及び毎込み信号とを前記データメモリに出力するサ イクルを実行するバスサイクル制御部とを有し、<u>他配描</u> <u> 順演算内容能提部の各ワードの第1のピットには、前記</u> 第1のデータと前記第2のデータと前記第3のデータを 反転したデータとの阶環構体系の要否を指示するデータ を、新2のピットには、前配第1のデークと前配第2の デークと10位第3のデークの論理構演算の要否を指示す るデータを、第3のビットには、前途第1のデータと前 <u> 紀第2のデータを反転したデータと前記第8のデータの</u> <u> 輪車用荷貸の延否を指示するデークを、第4のビットに</u> は、前記第1のデータと前配第2のデータを反称したデ

- タと前配第3のデータを反隔したデータとの論理核故 算の処否を指示するデータを、第6のピットには、前記 <u>館1のデータを反転したデータと南和第2のデータと前</u> **范斯3のデータを反伝したデータとの倫理神須算の要否** を指示するデータを、第6のピットには、他記第1のデ - タを反転したデータと前記第2のデータと前配第3の デークの倫理損債算の要否を指示するデータを、第7の ビットには、削配幣1のデータを反転したデークと削配 <u>第2のデータを皮紙したデータと前間第3のデータの能</u> 現前演算の原否を指示するデータを、第8のビットに は、前記事士、前記第2、及び前記第3のデータのそれ ぞれを反低したデータの論型積低度の駆否を指示するデ 一夕を描画複第内容に広じてそれぞれ記憶し、前記隆出 しサイクル省略指示部は、前記指面海算内容配位部から <u> 晒酔に出力される各ワードのピット・データにより、前</u> 記第1・第6のピット、前記第2・第6のピット、前記 第3・第7のピット、前記第4・第8のピットについて 各々排他的輸助和をとり、これらの排他的輸理和信号の <u> 陰型和の否定信号を、前配第 1 のデータの離出しサイク</u> ル省昭相示信号として生成し、また、前記描画演算内容 <u> 配飽的から順番に出力される各ワードのピット・データ</u> により、前記第1・第4のピット、前記第2・商3のピ <u>ット、前記第5・罪8のピット、前記第6・第7のピッ</u> トについて各々排他的論理和をとり、これらの排他的論 <u> 理和信号の論理和の否定信号を、前記第2のデータの統</u> 出しサイクル省略指示信号として生成し、さらに、前記 **備価演算内容配憶部から順番に出力される各ワードのビ** <u>ット・データの前記部1・第2のピット、前記部3・第</u> 4のヒット、前記幣B・TBのピット、前記第7・第8 のピットについて各々抑血的陰理和をとり、これらの排 <u>他的論理和信号の論理和の否定信号を、前記第3のデー</u> 夕の説出しサイクル省略指示信号として生成して、前記 パスサイクル例御部に伝達するようにしたことを的故と する描画プロセッサ。

【発明の群組な説明】

[0001]

【血薬上の利用分野】本発明は福岡プロセッサに関し、 特にビットマップ型のデークメモリ中の複数のデータに 対して所定の演算を施しこのデータメモリに戻す構成の ディジタル画像製理用の描画プロセッサに関するもので 40 ある。

[0002]

【従来の技術】従来の技術について図面を参照しながら 説明する。

【0003】図3は従来の推画プロセッサの一例を示す プロック図である。

【0004】この描述プロセッサは、伝達された機団用の第1のデータのデスティネーションデークDa. 第2 のデータのソースデータS、第3のデータのパクンデータアをそれぞれ対応して配慮し出力する第1. 第2. 第 50

3のレジスタ1,2.3と、横両旗隊係号口口ドに従っ てデスティネーションデータDa.ソースデータS,バ ソンデークトに対して所定の構築を行い更新されたデス ティネーションデータロッとして出力する協画演算師4 と、デスティネーションデークDa,ソースデータS。 パタンデータでに対する演算の内容を配憶しておきこの **維算の内容と対応した批画複算信号DOPを出力する値 巡快算内容配遊館5と、デスティネーションデータロ** a,ソースデークS,パタンデークPに対して、アドレ ス借导AD、税出し信号RDnをゲータメモリ(図示省 ぬ) に出力した後このデークメモリから伝道されたデー クを取込み第1、第2、第3のレジスタ1、2、3に伝 連するサイクルを順次実行した後、更新されたデスティ ネーションゲータDbと、このデスティネーションデー タロbと対応するアドレス信号AD及び普込み信号WT nをデータメモリに出力するサイクルを実行するパスサ イクル制御部7aとを有する歯成となっている。 【0005】次にこの拡両プロセッサの動作について脱

【0005】次にこの松面プロセッサの動作については、明する。図4は二の松面プロセッサの動作を説明するための入山力信号のタイミング図である。

【0006】この描価プロセッサの外部(データメモリ)との入出力信号として、8ビットの入出力データDT(P.S.Da.Db)と、8ビットのアドレス信号ADと、データメモリに対して院因しサイクル起動中であることを表す探出し信号RDnと、番込みサイクル起動中であることを示す事込み信号WTaとを有している。ここで信号の配号の末尾のnは、その信号が負輪埋であることを示す。

【0067】各デーク(P、S、Da)の陸出しサイクルでは、アドレス・バスに有効値のアドレス信号ADを出力し、かつ、データ・バスをハイ・インピーグンス状態にした後、陸出し信号RDnをアクティブレベルの低レベルにする。データメモリはこれに応答して、経出し信号RDnがアクティブレベルの師、データ・バスに確定データを出力し殺ける。 徳画プロセッサは、疑出し信号RDnの立ち上がりエッジにおいてデータ・バスのデータをラッチし各レジスタ(1~3)に伝達する。この該出しサイクルは、パクンデータP、ソースデータS、デスティネーションデータDaに対して順次行なわれ

【0008】各レジスタ、十なわち、デスティネーションデータ・レジスタ1、ソースデータ・レジスク2、パタンデータ・レジスタ3に伝送された各データ、十なわち、デスティネーションデータDa、ソースデータS、パタンデータPは上配各レジスタにラッチされ協画演算部4に伝送され、協画演算部4は描画演算使母DOPに従って上位データに対す演算を異行し、更新されたディスティネーションデークDbを出力する。そしてむ込みサイクル、すなわち、更新されたディスティネーションDbの背景しサイクルに入る。背込みサイクルでは、ア

你們2956390号

(3)

ドレス・バスのアドレス信号ADとデーク・バスのデークを有効値にして出力した後、群込み信号WTnをアクティブレベル(低レベル)にする。これに応答して、デークメモリは再込み信号WTnの立ち下がりエッジで更新されたデスティネーションデータ口りをラッチする。

5

これらの削御は、バスサイクル制御郎7gが行う。 【ロロロ9】次に、この描画プロセッサが、データメモ リ内のデスティネーションデータを延新する脳程を、図 5のイメージ図を用いて脱例する。図6は、搖圓旗採の 入力データであるパタンゲータで、ソースデータら、デ スティネーションゲークロ n によるイメージと、描画演 **弥能果である更新されたデスティネーションデータDb** によりイメージを概式的に表したものである。これらす データP、S、Da、Dbとも二位の回仰データであ り、各イメージ(I(S)、I(P)、I(Dn))の A及び閉じた個級が「」」、白い側域が「O」を表す。 ソースデータはデークメモリ上に存在するフォント・デ ータであり、文字『ド』を表している。ソースデータS によるイメージ ((S) では前仮の文字「F」が「1」 背承が「〇」である。以下向操に、パタンデークトによ 20 るイメージ 1 (P) は細い斜部、デスティネーションデ ータDaによるイメージI (Da) は和い斜線になって いる。これらの3データ (P. S. Da) に対して指師 故原位号ロOPにより協岡御算が行なわれ、更新された デスティネーションDbを得る。 抗菌液薬信号DOPに よる演算は、概念的には、例えば、「パタンデータドを ソースデータSでくり扱いたものをデスティネーション データロヵに転送する」という内容とする。

[0010] 水に、猫面液体内容配値即6の具体的な配 値内容について設明する。図6(A), (B) は猫面紅 30 算内容配値仰5の構成とその配慮内容の構成を示す図で ある。

【0011】 指画演算内容配修部5は8ビット(RO〜R7)から成り、このRO〜R7の8ビットが、実行すべき協画演算をどのように規定するかを示す。図6

(B) に示したように、パクンデータP. ソースデータS. デスティネーションデータDaの値がそれぞれ *O" か *1" かで組み合せが8通りある。この8通りの組み合せのおのに対する振画初級(Db) をRU ~R7の8ビットが規定する。例えば、パクンデータPが "1"、ソースデータSが "O"、デスティネーションデータDaが *O"の時、 R4のビットが規定する。 R4の値が *O" ならば更新されたデスティネーション レータロ は *O"、 R4の値が *1" ならば更新されたデスティネーションデータDbは *O"、 R4の値が *1" ならば更新されたデスティネーションデータDbは *1" になる。これたデスティネーションデータDbは *1" になる。これた対象での6 (B) 中に示されている。 文中、「+」は論題和を、「・」は論則例を表す。

【0012】図5の更新されたデスティネーションデータのもを作るためには、どのような福耐政体内容に改定

すればよいかを設明する。「パクンゲータドをソースデータらでくり抜いたものをデスティネーションデータロ a に転送する」ためには、ソースデータらはくり抜き 用の魁桃として、すなわち、マスク・データとして利用される。したがって、次のような福週別算を実行する必要がある。

[0013]

1F S=0 THEN Db=Dn (1)
1F S=1 THEN Db=P (2)

(1) 式の意味するところは、もしソースデータ5が "0" であれば、デスティネーションデータDnをその まま更新されたデスティネーションデータでひき換えない。 一方。(2) 式の意味するところは、もしソースデータ Sが"1" であれば、パクンデータPを更新されたデス ティネーションデータDbとする。これを実現する福調 対算内容に原係5に配位されるデークは、(0, 1, 0, 0, 0, 1, 1, 1) となる。

[0014]

【発明が解決しようとする課題】上述した従来の協画プ ロセッサでは、デスティネーションデータを更新するた めにパタンデータ、ソースデータ、デスティネーション データを順法税み出し備画資源を行い、更終されたデス ティネーションデータを戻すために4サイクルが必要で ある。しかし、猫面前算の内容によっては、없出レサイ クルが不要なデータもある。例えば、抗亜放算の内容が (0, 0, 0, 0, 0, 0, 0, 0) である場合には、 低「0」を災済されたデスティネーションデークとして 沓き戻せばよいので、ソースデータ、パタンデータ。デ スティネーションデータの読出しサイクルは不要であ る。また、 (0, 0, 1, 1, 0, 0, 1, 1) である 協合には、ソースデータを更新されたデスティネーショ ンデータとして掛き戻せばよいので、パタンデータ,デ スティネーションデークの配出しサイクルは不要であ ٤.

(00)5]しかしながら、従来の描面プロセッサでは、このような場合でも、パクンデータ、ソースデーク、デスティネーションデークの散出しが行なわれるので、権国地域が遅いという問題点があった。

【OO16】本発明の目的は、描画連度が向上した描述 プロセッサを低低することにある。

(0017)

【歌劇を解決するための手段】本基明の横面プロセッサは、伝送された描画用の第1、第2、第3のデータをそれぞれ対応して配位し出力する第1、第2、第3のシジスタと、横面観算信号に使って耐配第1、第2、第3のデータに対して研近の複算を行い更新された第1のデータとして山力する構画演算部と、前配第1、第2、第3のデータに対する初集の内容を配位しておきこの検索の内容と対応した測定補面複算信号を出力する循画演算内

(4)

容配度部と、前配第1、第3,第3のデータの中に前配 **福耐放算信号による演算に関与しないデークがあるとき** はそのデータと対応する銃出しサイクル省略指示信号を 出力する銃出しサイクル省略指示師と、前配第1, 郭 2、第3のデークのうちの前配院出しサイクル省略指示 **信号が出力されていないデータに対して、アドレス信 号,脳出し信号をデータメモリに出力した後このデータ** メモリから伝递されたデータを取込み前配第1。 第2, 第3のレジスタに伝達するサイクルを順次実行した後、 前記更新された第1のデータとこの第1のデータと対応 するプ ドレス信号及び群込み信号とを前記データメモリ に出力するサイクルを実行するバスサイクル制御部とを むしている。

[0018]

[実庫例] 次に本発明の実施例について図面を参照して

【0019】四1は本基明の一実施例を示すブロック図 である.

【0020】この契施例が図3に示された従来の描画プ ロセッサと和遊する点は、デスティネーションデータD a.ソースデータS.パクンデータPの中に猫頭談算信 号DOPによる波路に関与しないデータがあるときはそ のデータと対応する部出しサイクル省略相示信号(DN R、SNR、PNR)を出力する敵出しサイクル省時間 亦佰号(DNR、SNR、PNR)を出力する院出しせ イクル省略相示部8を設け、パスサイクル制即部7を、キ

この条件式が真であるときには、パタン設出しサイクル を起動する必要はない。 すなわち、パタンデータ級出し サイクル省略指示信号PNRを発生する。

【0026】次に、ソースデータ欧出しサイクル省略指 示信号SNRの都生について述べる。 ソースデータが更 **新されたデスティネーションデータDbに影響を及ぼさ** ないときの協証頑係の条件を求めると、同様に、その征范

RU=R2かつR1=R3かつR4=R6かつR5=R7 (4)

この条件が真であるときには、ソースデータ疏出しサイ クル省略指示信号SNRを発生する。

【0028】 最後に、ディスティネーションデータ配出 しサイクル省略相示信号DNRの発生について述べる。 デスティネーションデータDa が単新されたデスティネ ーションデータDbに影響を及ぼさないときの値面演算 の条件を求めると、その値が次の何れかであるときであ★

RO=R1かつR2=R3かつR4=R5かつR0=R7 (5)

この条件式が耳であるときには、デスティネーションデ ーク説出しサイクル省略指示信号DNRを発生する。 【0031】これらの飲出しサイクル省略指示信号(P NR, SNR, DNR) によって、抑順剂算に関与しな いデータの飲出しサイクルがなくなるので、その分益両 迅度を迎めることができる。

【0032】 水に、本発明による措師処理避度の向上の 50

ゕデスティネーションデータD n 、ソースデータS. パタ ンデータドのうちの上配設出しサイクル省略指示信号が 出力されていないデータに対して、アドレス信号AD。 説出し信号RDnをデータメモリに山力した後このデー クメモリから伝達されたデータを取込みデスティネーシ リンデータ・レジスタ 1、ソースデータ・レジスタ 2、 パタンデータレジスタ3に伝達するサイクルを駆火契行 した後、更新されたゲスティネーションデータDbとこ のデータと対応するアドレス信号AD及び普込み信号W Tnとを上配データメモリに出力するサイクルを実行す る回路とした点にある。

【0021】状に、猫囮演媒信号ロOPから、デスティ ネーションデータ跳出しサイクル省略指示信号DNP、 ソースデータ鉱出しサイクル省路指示信号SNR、パタ ンデータ脱出しサイクル省略指示信号PNRを発生する **過程について説明する。**

【UU22】まず、パタンデータ腕出しサイクル省略指 **糸恰号PNRの基生について説明する。パタンデータP** が虹新されたデスティネーションデータDbに関与しな 20 いときの描画演算の条件を求めると、図6(B)から判 断し、その確が、次の何れかであるときである。

[0023] 00H, 11H, 22H, 33H, 44 Н, 55Н, 66Н, 77Н, 88Н, 99Н, АА H, BAH, CCH, ODH, EEH, FFH これは、次の条件式と等値である。

[0024]

RU=R4かつR1=R5かつR2=R6かつR3=R7 (3)

災が次の何れかであるときである。

[0026] 00H, 05H, 0AH, 0FH, 50 30 H, 55H, 5AH, AOH, A5H, AAH, AF H, FOH. FSH, FAH, FFH これは、次の条件式と等値である。 [0027]

[0029] 00H, 03H, 0CH, 0FH, 30 н. ззн. зсн. сон, сзн. ссн. сғ н, бон, бан, бсн, бен 40 これは、次の条件式と等値である。 [0030]

過程について説明する。 図2 は本発明による猫頭演算内 響が (U, O, 1, 1, O, O, 1, 1) のとをのバス ・サイクルのタイミング図である。

【0033】従来例では、図4に示すように、常に4サ イクルかかる。しかし本塾明では、2サイクルですむの で、従来内の2倍の他師汕瓜が実現できる。

【0034】同様に、猫個紋祭内容が(0, 0, 0,

钟斯2956390号

(5)

0, 0, 0, 0, 0) あるいは、(1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1) のときは、更新されたデスティネーションデータ単込みサイクルのみとなるので、従来国の4件の協順加度が期待できる。

[0035] この事実を防まえて、本発明の描画プロセッサを使用した製版の価格性施比の向上を見積もる。

【DO36】まず、コストに関しては次のように考えることができる。一般に、精髄プロセッサとデータメモリ 間のバス・パンド幅を向上させるためには装置コストが高くなる。本発明の構画プロセッサは、プロセッサ・メモリ間のバス・パンド幅がまったく同じである条件下で性他向上が図れる。すなわち、本発明の構画プロセッサを採用することによるコスト上昇はない。

【ロロ37】次に、性能向上であるが、「パタン、ソー ス、デスティネーションの3つのデータの配出しサイク ルのどれかが省略できる解説がどのくらい高いか」に依 存する。換合すれば、「(3)。(4)。(5)式を消 足するような横面旗舞内砦が設定される頼度がどのくら い高いか」ということになる。これはグラフィクス装置 上で走行するグラフィクス・アプリケーションに依存す 20 るが、極めて一般的なアプリケーションを考えてみる。 通常の情観では、そのほとんどがデスティネーションデ ータを更新されたデータで書き換えるものである。 すな わら、更新されたデスティネーションデータDbの値 は、デスティネーションデータロュの低に依存せずに決 定できる。 企グラフィクス処理時間に占める。 このデス ティネーション非依存型循画視算の出現學は、9割であ ると仮定する。従来の抗闘プロセッサは、1回のデステ ィネーションゲータ段出しサイクルが必要である。これ に対して、本発明の抗闘プロセッサは、次の式 (6) で **示すように平均0.1回のデスティネーションデータ**腺 出しサイクルが必要である。

[0038]

○回×0.9+1回×0.1=0.1回 ……(6) 一方、パタンデータとソースデータに関しては両方を必要とする祝辱の出現率が3別、パタンデータを必要とし ソースデータを必要としない演算の出現率が3別、ソースデータを必要としない演算の出現率が3別、グロ 出限率が3割、投り関がパタンデータもソースデークも 必要としない演算の出現率と仮定する。 従来の精調プロ セッサは、パタンデータ、ソースデータ各1回、合計2

回の改出しサイクルが必要である。これに対して、本発 明の掲載プロセッサは、次の式(1)で示すように平均 1、2回のパタンデータソースデータ設出しサイクルが

10

必要である。 【0039】

2回×0. S+1回×0. S+1回×0. S+0回× 0. 1=1. 2回·····(7)

式 (6) と式 (7) とを加えると 1. 3回になる。これに更新されたデスティネーションデータ登込みサイクルを加えると、8 ビット描画するために平均 2. 3回のバス・サイクルの起動になる。従来の描画プロセッサは4回のバス・サイクルの超動が必要であるので、次の式(8) に示すように、1. 7倍の循輌性値向上が見込め

【0040】4回/2.3回=1.7倍 ……(8) 【発明の効果】以上腺例したように本発明は、松細減算 に関与しないデータの説出しサイクルを衝略する構成と したので、その分価関連度を向上させることができる効 ながある。

υ 【図面の簡単な説明】

【図1】本発明の一実施例を示すブロック図である。 (図2)図1に示された実施例の動作を説明するための 各部信号のクイミング図である。

【図3】 従来の抗脳プロセッサの一例を示すブロック図である。

【図4】図3に示された描聞プロセッサの動作を説明するための各部間号のタイミング図である。

[図5] 図3に示された協画プロセッサによるゲスティネーションデータの更新過程を説明するためのイメージ図である。


【図 6】図3に示された指面プロセッサの指面演算内容 配憶部の構成図及び配施内容の構成図である。

【符号の説明】

- 1 デスティネーションデーク・レジスク
- 2 ソースデータ・レジスク
- 3 バタンデーグ・レジスタ
- 4 描面放弃的
- 5 抗回抗算内容配链部
- 6 脱出しサイクル省略担示部
- 40 7. 7 11 パスサイクル初即部

(0)

特許2958390号



(7)

伊085988344

[閏6]

| 1 | Р, | \$, | Dα | Db |
|-----|----|-----|----|------------|
| (8) | 0 | 0 | 0 | RO |
| | 0 | 0 | 1 | RI |
| | ٥ | Ī | 0 | R2 |
| | 0 | 1 | 1 | РĴ |
| | 7 | 0 | 0 | <i>R</i> 4 |
| | 1 | ٥ | 1 | R5 |
| | | 1 | ٥ | R6 |
| | [] | 1 | 1 | R7 |
| | | | | |

Db=(R7・P·S·D)+(R6·P·S·D2n)+(R5·P·Sn·Da)
+(R4·P·Sn·Dan)+(R3·Pn·S·D)+(R2·Pn·S·Dan)
+(R1·Pn·Sn·Da)+(R0·Pn·Sn·Dan)
(Pn 砂の n は P等の 相 データをなす)